


Nombre y apellidos: \_\_\_\_\_

PREGUNTAS (4 puntos)


1- Dada la siguiente unidad aritmética, indica cuál será el resultado de las siguientes operaciones (0.5 p):



| S <sub>1</sub> | S <sub>0</sub> | A[3..0] | B[3..0] | C <sub>4</sub> | F[3..0] |
|----------------|----------------|---------|---------|----------------|---------|
| 0              | 0              | 1001    | 0011    |                |         |
| 0              | 1              | 1010    | 1001    |                |         |
| 1              | 1              | 0001    | 0000    |                |         |

¿Qué cambio sencillo harías para substituir la operación A+1 por A-1?

2- Describe con detalle lo mostrado en la figura (0.5 p).



3- A partir de la instrucción C357h (0.6 p):

- Obtén la palabra de control.
- ¿Qué instrucción indica el código de operación?
- ¿Cómo queda el PC una vez realizada la instrucción, si  $PC = 300_{10}$ ?
- ¿Qué valor tienen los bits de estado N y Z tras la operación?


|    |     |    |     |
|----|-----|----|-----|
| R1 | 02h | R2 | 83h |
|----|-----|----|-----|

|    |     |    |     |
|----|-----|----|-----|
| R3 | 71h | R4 | D4h |
|----|-----|----|-----|

|    |     |    |     |
|----|-----|----|-----|
| R5 | 00h | R6 | 53h |
|----|-----|----|-----|


|    |     |    |     |
|----|-----|----|-----|
| R7 | 01h | R8 | A8h |
|----|-----|----|-----|

| Instrucción           | Código de Operación | Mnemónico | Dirección  | Descripción                                                             | Bits de estado |
|-----------------------|---------------------|-----------|------------|-------------------------------------------------------------------------|----------------|
| Mover A               | 0000000             | MOV A     | DA, AA     | $R[DA] \leftarrow R[AA]^*$                                              | N, Z           |
| Incrementar           | 0000001             | INC       | DA, AA     | $R[DA] \leftarrow R[AA] + 1^*$                                          | N, Z           |
| Sumar                 | 0000010             | ADD       | DA, AA, BA | $R[DA] \leftarrow R[AA] + R[BA]^*$                                      | N, Z           |
| Restar                | 0000101             | SUB       | DA, AA, BA | $R[DA] \leftarrow R[AA] - R[BA]^*$                                      | N, Z           |
| Decrementar           | 0000110             | DEC       | DA, AA     | $R[DA] \leftarrow R[AA] - 1^*$                                          | N, Z           |
| AND                   | 0001000             | AND       | DA, AA, BA | $R[DA] \leftarrow R[AA] \text{ and } R[BA]^*$                           | N, Z           |
| OR                    | 0001001             | OR        | DA, AA, BA | $R[DA] \leftarrow R[AA] \text{ or } R[BA]^*$                            | N, Z           |
| XOR                   | 0001010             | XOR       | DA, AA, BA | $R[DA] \leftarrow R[AA] \text{ xor } R[BA]^*$                           | N, Z           |
| NOT                   | 0001011             | NOT       | DA, AA     | $R[DA] \leftarrow \text{not } R[AA]^*$                                  | N, Z           |
| Mover B               | 0001100             | MOV B     | DA, BA     | $R[DA] \leftarrow R[BA]^*$                                              |                |
| Desp. Dcha            | 0001101             | SHR       | DA, BA     | $R[DA] \leftarrow \text{sr } R[BA]^*$                                   |                |
| Desp. Izqda           | 0001110             | SHL       | DA, BA     | $R[DA] \leftarrow \text{sl } R[BA]^*$                                   |                |
| Cargar inm.           | 1001100             | LDI       | DA, OP     | $R[DA] \leftarrow OP^*$                                                 |                |
| Sumar inm.            | 1000010             | ADI       | DA, AA, OP | $R[DA] \leftarrow R[AA] + OP^*$                                         | N, Z           |
| Cargar                | 0010000             | LD        | DA, AA     | $R[DA] \leftarrow M[AA]^*$                                              |                |
| Almacenar             | 0100000             | ST        | AA, BA     | $M[AA] \leftarrow R[BA]^*$                                              |                |
| Saltar si<br>cero     | 1100000             | BRZ       | AA, AD     | if $R[AA] = 0$ ; $PC \leftarrow PC + AD$<br>else $PC \leftarrow PC + 1$ | N, Z           |
| Saltar si<br>negativo | 1100001             | BRN       | AA, AD     | if $R[AA] < 0$ ; $PC \leftarrow PC + AD$<br>else $PC \leftarrow PC + 1$ | N, Z           |
| Salto incond.         | 1110000             | JMP       | AA         | $PC \leftarrow R[AA]$                                                   |                |




Nombre y apellidos: \_\_\_\_\_

4- A partir de la figura, rellena los espacios abajo indicados y contesta a la pregunta (0.75 p).



- El esquema en sí representa la estrategia de \_\_\_\_\_ llamada \_\_\_\_\_ y de tipo \_\_\_\_\_
- Lo indicado por la cuadrícula 1 representa la línea de \_\_\_\_\_
- Lo indicado por la cuadrícula 2 representa la línea de \_\_\_\_\_
- Lo indicado por la cuadrícula 3 representa la línea de \_\_\_\_\_
- Lo indicado por la cuadrícula 4 representa los \_\_\_\_\_
- ¿Cuáles son las ventajas/desventajas del método? Indícalas brevemente.

5- Se quiere diseñar una memoria de 1GB a partir de la memoria de la figura. ¿Cuántos circuitos integrados se necesitan? Realiza el diseño sin olvidar ninguna conexión ni detalle. ¿De cuántas líneas consta el bus de direcciones del conjunto final? ¿De cuántas líneas consta el bus de datos del conjunto final? ¿Se tratan de buses dedicados o multiplexados? ¿Por qué? Justifica el sentido de las flechas en la figura (0.55 p).



Nombre y apellidos: \_\_\_\_\_

- 6- A partir de la siguiente figura, y para las líneas de programación de (1) a (7), añade después del punto y coma un comentario que aclare qué es lo que se realizará a raíz de los comandos programados (0.75 p).


```
(1) SP ← SP-1      ;  
(2) M[SP] ← PC     ;  
(3) SP ← SP-1      ;  
(4) M[SP] ← PSR     ;  
(5) EI ← 0          ;  
(6) INTACK ← 1      ;  
(7) PC ← IVAD       ;
```

¿Cuándo tiene sentido este código?

¿Antes de acceder a una subrutina o a dar servicio a una interrupción se guarda la información relevante en los registros internos de la CPU? ¿Por qué?

¿Se guarda la misma información al dar servicio a una subrutina y al dar servicio a una interrupción? ¿Por qué?

- 7- Se han visto en clase tres métodos de gestión del flujo de información entre memoria y los dispositivos I/O, los mostrados en los flujograma abajo indicados. Explica la gestión I/O mediante interrupciones. ¿Cuáles son las diferencias respecto a los casos (a) y (b)? (0.35 p)



(a) I/O programada

(b) I/O mediante interrupciones

(c) Acceso directo a memoria